EFT/群脉冲测试整改实战：继电器一动作，LCD 就花屏——我把”开关瞬态”这门课从头补了一遍

上个月一款带继电器的工控采集盒送实验室做 EFT（群脉冲，IEC 61000-4-4）测试。ESD 和浪涌都过了，轮到 EFT 直接翻车：继电器线包一动作，LCD 偶发花屏、RS485 偶发丢帧，3kV 档位都撑不满一分钟。当时我对 EFT 的理解还停留在”就是一串快脉冲”，真上手整改才发现，它和 ESD、浪涌是三种完全不同的怪物。这一篇把 EFT 的机理、测试配置和整改过程完整捋一遍，给还没被群脉冲毒打过的兄弟打个预防针。

先分清三种”雷”：ESD、EFT、浪涌到底差在哪

我一开始把 EFT 当成”高速版的浪涌”来做防护，方向就是错的。三者的能量、波形、耦合方式完全不同，对策也不同：

维度	ESD (IEC 61000-4-2)	EFT/Burst (IEC 61000-4-4)	浪涌 (IEC 61000-4-5)
波形	单次，上升 0.7~1ns	一串，单个 50ns/5ns，上升 5ns	单次，1.2/50μs（电压）
重复性	单次放电	5kHz / 100kHz 重复脉冲串	单次浪涌
单次能量	中（几十 mJ 级）	小（单脉冲 μJ 级）	大（焦耳级）
单位累积	短时间多次	高重复率，功率密度大	一次大能量
耦合方式	直接/空气放电	容性耦合夹 / 耦合网络	耦合网络 + 去耦网络
主要威胁	打坏器件、逻辑翻转	数字电路误动作、逻辑翻转	打坏器件、烧毁

关键认知：EFT 单个脉冲能量极小，打不死器件，但它一秒钟打你几千发（100kHz 档就是每秒 10 万发），专门干一件事——让数字电路翻转、让复位误触发、让通信错帧。 所以 ESD 用的 TVS 对 EFT 有用但不够，EFT 的核心战场是”共模电流路径”和”抗扰度兜底”，不是”泄放大能量”。

EFT 的物理本质：共模瞬态，脉冲串才是重点

群脉冲发生器往被测线上注入的是对地的共模脉冲：信号线对参考地（不是对本设备的 GND，是测试台的接地参考平面 GREP）之间打 3kV。电流的真实路径是：

发生器 → 被测线缆（容性耦合夹）→ 设备内部各处（杂散电容）→ 设备金属件/安装面 → 接地参考平面 → 回发生器

三个推论，每一条都在后面整改里对应一个动作：

1. 干扰是沿着整根线缆进来的，不是只从接口芯片进来。线缆越长、耦合面积越大，感应进设备的共模电流越大。测试时线缆怎么摆，直接影响结果。
2. 电流最终要”回家”。你如果没给它设计一条低阻抗的回家路（机壳→参考地），它就自己找路——穿过你的 PCB 地平面、穿过信号线，路上顺便把你的复位线搅一下。
3. 重复率决定”叠不叠得起来”。单脉冲过不去多少能量，但 100kHz 的连续脉冲串会在输入回路里持续激励，配合设备里的感性元件、寄生参数，能形成谐振放大。有的板子 5kHz 过了 100kHz 反而挂，就是这个原因。

EFT 波形参数速查：整改时脑子里要有的数

按标准等级和典型参数整理一张表，整改对表说话：

参数	数值	说明
单脉冲宽度	50ns ± 30%（5ns 上升）	上升沿 5ns，频谱能量到 60~70MHz
脉冲串持续时间	15ms	每一串打 15ms
脉冲串周期	300ms	每串间隔 285ms
脉冲重复率	5kHz 或 100kHz	同一等级两个档都要测
典型等级	电源端口 1/2/4kV，信号端口 0.5/1/2kV	工控产品常见要求：电源 2kV、信号 1kV
极性	正负都要打	别只测正极性

上升沿 5ns 意味着频谱能量主要分布在几十 MHz 量级——这个频段，普通 X/Y 电容”足够大”反而没用，走的是另一套思路（后面细说）。

整改前先看懂测试配置：一半的”不过”是配置问题

第一轮测试我吃了这个亏：容性耦合夹和被测线缆的摆放、设备离接地参考平面的距离、绝缘垫厚度，都影响耦合强度。整改前先把标准要求固定下来，保证每轮测试可比：

• 设备放在 0.1m 绝缘垫上，下方是接地参考平面（GREP），四周留出 0.5m；
• 线缆超出耦合夹的长度统一（我们固定 1m），多余线缆以固定方式盘好，每次一致；
• 信号线和电源线分开打，别一起上夹；
• 每轮整改后用同一套配置、同一根线缆复测，否则数据没法对比。

实验室工程师当时说了一句我记到现在：”EFT 测试里，线缆是天线，你是射频工程师，不是电源工程师。”

第一轮整改：把”回家的路”修好——接地路径

测试挂掉后我先用示波器测了复位线（带触发的单次捕捉，阈值设在复位置信电平一半），继电器动作对应脉冲串期间复位线被拉低，抓个正着。顺着共模电流路径查，发现第一层问题：

• 设备是塑料外壳，PCB 没有任何到参考地的连接，共模电流全靠线缆对地的杂散电容”渗”出去——路过的每一根信号线都在遭殃；
• 电源输入端有 X 电容，但 X 电容是跨在 L-N 之间的差模元件，对共模电流的泄放作用几乎为零。

第一刀切在接地上：在电源入口和信号入口各加一颗 Y 电容（2.2nF，注意安规漏电流上限，见 09-25 RS485 那篇提过的安规约束），一端接内部 GND，一端就近接到外壳接地点/安装柱。塑料壳设备就把这颗电容直接叠在 PCB 边缘、靠近固定柱的位置。

效果立竿见影但没到满分：复位误触发从”必现”降到”偶发”，花屏减轻。共模电流有了回家的路，但路还不够宽。

第二轮整改：进来的门要关上——共模扼流圈与铁氧体

共模电流路径修好后，下一步是在入口处少让共模电流进来。针对不同端口用了不同手段：

• 电源端口：原来的一级 LC（X 电容 + 差模电感）对共模基本无效，换成了共模扼流圈 + Y 电容的组合。共模电感量不用很大，1~10mH 量级对 60MHz 附近就有可观的阻抗，关键是要放在干扰进来的第一站，别放在 DCDC 后面。
• RS485 信号端口：串一颗共模磁环/铁氧体磁珠（要选共模型号，差模磁珠对共模电流没用），配合接口原有的 TVS。这里有个反直觉的点：EFT 频段下 TVS 的响应和结电容都够用，但 TVS 必须有低阻抗的地回路，我们 RS485 接口的 TVS 接地段原来走了一段 3cm 细线，整改成就近过孔打到完整地平面，同点位电流探头观测的感应幅度降了一半以上。
• 继电器触点：这是设备自己产生的 EFT 源（感性负载断开时的电弧），和外部注入叠加。触点两端并 RC 吸收（100Ω + 100nF，选型按 09-24 EMC 传导那篇的思路复核过谐振点），线包并联续流二极管，把”内鬼”先摁住。

第二轮之后：3kV 电源档、2kV 信号档各跑 5 分钟双向性，复位零误触发。

第三轮整改：软件兜底——硬件做不到 100%，软件别裸奔

实验室跑了更长的持续时间和更高等级后，通信仍然出现了个位数错帧——这属于正常范围，标准判据是”性能降级可接受、不可永久损坏、不可功能丧失”。但我的态度是：硬件防护永远做不到零，软件必须假设”脉冲串期间会收到错数据、会被打断”来设计。这轮加了五件事：

/* 1. 通信帧必须带 CRC + 超时重发，错误帧直接丢弃 */
if (frame_crc_ok(frame)) {
    process_frame(frame);
} else {
    stats.crc_err++;            /* 统计上报，别静默丢 */
}

/* 2. EFT 期间（继电器动作前后 ±20ms）禁止 EEPROM/Flash 写入 */
if (relay_busy_window()) {
    ee_write_pending = 1;       /* 挂起，窗口过后补写 */
} else {
    ee_commit();
}

/* 3. ADC 采样做脉冲串窗口内中值滤波，并复测一次 */
int adc_read_robust(void) {
    int a = adc_sample();
    if (abs(a - last_good) > OUTLIER_TH) {
        a = adc_sample();       /* 离群复测，误跳直接滤掉 */
        if (abs(a - last_good) > OUTLIER_TH) return last_good;
    }
    last_good = a;
    return a;
}

/* 4. 关键状态做 CRC 校验 + 双份存储，启动时逐份验证 */
if (state_crc_ok(&state_a)) state = state_a;
else if (state_crc_ok(&state_b)) state = state_b;
else safe_defaults();

/* 5. 通信看门狗：总线静默超时即主动复位 RS485 外设，不复位 MCU */
if (rs485_silent_ms > RS485_REVIVE_MS) rs485_reinit();

第五条用的是 09-25 RS485 那篇里的分诊思路：外设挂了救外设，MCU 没挂不复位。真被 EFT 打到 MCU 跑飞，靠的是外部看门狗兜底，这个板子上是独立硬件 WDT，不是 IWDG（EFT 下内部看门狗和被保护对象在同一条船上）。

整改效果对照：三刀下来各降多少

整改措施	主要作用点	现象改善
Y 电容 + 就近接地（第一轮）	共模电流回家路	复位误触发 必现→偶发
共模扼流圈 + 接口 TVS 就地过孔 + 触点 RC（第二轮）	入口堵截 + 摁住内鬼	3kV/2kV 全档通过，零复位误触发
软件五件套（第三轮）	抗扰度兜底	错帧可控恢复，功能无损

排序很重要：先修电流路径，再堵入口，最后才谈软件兜底。 我见过有人第一反应是”上 TVS””改软件重发”，路径没修好之前，TVS 是接了一段天线在泄放，软件重发是在给错误数据打补丁，都是事倍功半。

EFT 整改常见坑清单（我踩过或见过别人踩的）

• 把 EFT 当浪涌做：堆大容量 TVS 和 MOV，单脉冲能量小用不上，反而结电容毁了信号边沿；
• X 电容当共模防护：X 电容是差模元件，对共模电流近乎无效；
• TVS 接地线过长：3cm 的接地走线在 60MHz 频段就是几十 nH，感抗压降直接让钳位失效；
• 忘了设备是干扰源：继电器、接触器、电机本身就在产生 EFT 同款波形，只防外部不摁内鬼等于白干；
• 只测正极性：负极性经常更难过（续流路径不同），标准正负都要打；
• 100kHz 档漏测：5kHz 过了不代表 100kHz 过，寄生谐振点经常正好卡在 100kHz 脉冲串的频谱附近；
• 测试配置不固定：线缆摆放变了，前后数据没有可比性，整改变成玄学；
• 软件裸奔：没有 CRC、没有看门狗、EEPROM 随时写，硬件做到 99% 也挡不住那 1%。

EFT 防护设计自查清单

• ☐ 电源、信号入口各端口识别了共模电流路径，Y 电容就近接到机壳/参考地
• ☐ 共模扼流圈/铁氧体放在干扰进入第一站，而非 DCDC 之后
• ☐ 所有接口 TVS 的接地路径 ≤ 1cm 就近过孔到完整地平面
• ☐ 继电器/接触器/电机等内部感性负载有 RC 吸收或续流二极管
• ☐ PCB 地平面完整性核查：关键信号线下无分割，复位/中断线远离板边和线缆出口
• ☐ 复位线、中断线做了滤波（RC）或线宽/间距防护设计
• ☐ 通信帧有 CRC + 超时重发，错误帧有统计上报
• ☐ EEPROM/Flash 写入与继电器动作等干扰窗口互斥，或双份存储 + CRC
• ☐ ADC 采样对离群值有复测/滤波，脉冲串期间数据可疑可标记
• ☐ 外设有独立的通信看门狗（救外设不救 MCU），MCU 有独立硬件 WDT
• ☐ 测试计划覆盖正负极性、5kHz 与 100kHz 双档、电源与信号分别注入
• ☐ 测试线缆摆放、耦合夹位置、参考地配置在整改全程保持一致并记录

—

下一期预告：换个方向，聊聊国产 RTOS 选型——《TencentOS tiny / RT-Thread / FreeRTOS 怎么选：一次表计项目的选型对比实录》，同样是第一人称踩坑视角，欢迎追更。