LDO 与 DCDC 电源设计实战：一次 ADC 采样跳动，逼我把整块板子的电源重做了一遍
前阵子一台数据采集板卡批量出问题：本身功能完全正常，但只要环境温度超过 45℃，12 位 ADC 的最后 3~4 个 bit 就开始乱跳，同一路信号重复采样差值能到 20 个 LSB。软件那边先怀疑是滤波没做好、参考电压不稳、地平面被数字电流污染——查了两天，最后问题落在电源上：一颗 DCDC 的反馈取样点走错了地方，加上一颗 LDO 的热设计完全没算过。
这篇文章就把这次电源整改的全过程拆开讲：从需求估算、器件选型、电路参数、布局走线到实测验证，把 LDO 和 DCDC 最容易踩的坑一次性说清楚。
一、先算账，再选型：别一上来就翻淘宝
我见过太多项目是这样的：主控 3.3V，随手拿一颗”3.3V 1A”的 DCDC 就画上去了。至于输入范围、峰值电流、纹波要求、轻载效率、静态功耗，全是”应该没问题吧”。
正确的顺序是先列负载预算表，这一步花 20 分钟，能省掉后面两周的调试：
| 电源轨 | 负载 | 典型电流 | 峰值电流 | 纹波要求 | 上电时序 |
|---|---|---|---|---|---|
| 5V | DCDC 输入级 / 传感器 | 180mA | 400mA | < 50mV | 最先 |
| 3.3V | MCU + 数字外设 | 120mA | 260mA | < 30mV | 第二 |
| 3.3V_A | ADC + 运放（模拟） | 45mA | 60mA | < 1mV | 最后，需软启动 |
| 1.8V | 传感器 IO | 15mA | 20mA | < 20mV | 与 3.3V 同时 |
这张表里有几个关键信息，直接决定后面怎么选：
- 模拟轨的纹波要求比数字轨严 30 倍以上。DCDC 的典型纹波在 20~80mV 量级，直接给 ADC 供电必然出问题，必须跟一级 LDO。
- 峰值电流要按最坏情况留 1.5~2 倍余量。MCU 启动瞬间、射频模块发射瞬间、继电器吸合瞬间，都是电流尖峰；如果 DCDC 的过流保护点卡在峰值附近，会出现”平时正常、偶发重启”这种最恶心的现象。
- 上电时序有时序依赖。很多传感器要求 IO 电压不高于内核电压，否则会有闩锁或漏电流；靠器件自身误差来保证时序是不可靠的，该加 EN 引脚控制就加。
二、LDO：不是”三端稳压器都差不多”
LDO 看着简单，三个脚进去出来就完事，但选型时有四个参数必须逐个核对。
1. 压差（Dropout）
压差是 LDO 能正常工作的最小输入输出压差。电池供电场景尤其致命：用 3.7V 锂电供 3.3V 轨，电池放到 3.5V 时压差只剩 200mV，如果你的 LDO 压差在 1A 时是 350mV，那电池还有 40% 电量的时候系统就已经不稳了。
注意压差随电流和温度变化，规格书里通常在满载、25℃条件下给出。低温下压差会变大，工业设备要按 -40℃ 的数据留余量。
2. 静态电流与关断电流
对于长期待机的设备，LDO 的静态电流（Iq）直接决定电池寿命。同样是 3.3V 输出，普通 LDO 的 Iq 可能是 5mA，低功耗型号可以做到 1μA 以下，差了三个数量级。
这里有个反直觉的坑：有些低 Iq LDO 在轻载时反而更耗电。因为低 Iq 型号通常牺牲了瞬态响应，负载跳变时输出会塌陷得更深，如果后级 MCU 因为欠压复位，平均功耗反而更高。选型时一定要看规格书里的 Load Transient Response 曲线，而不是只看 Iq 那一栏。
3. PSRR（电源抑制比）
PSRR 描述 LDO 对输入端纹波的抑制能力，单位 dB，但要特别注意它是频率的函数。规格书首页往往标一个很漂亮的数字（比如 70dB @ 1kHz），而开关电源的纹波基频在 300kHz~2MHz，这个频段上 PSRR 可能只有 20~30dB。这就是为什么”前级 DCDC + 后级 LDO”的经典组合，选 LDO 时必须看它在你 DCDC 开关频率处的 PSRR。
4. 热耗散——最容易被忽略的一步
LDO 的效率约等于 Vout/Vin，压差上的能量全部变成热。这个必须算：
P_loss = (Vin - Vout) × I_load + Vin × Iq举一个真实的例子：我的模拟 3.3V 轨原本想用 5V 直接 LDO 下来，负载 45mA：
P_loss = (5.0 - 3.3) × 0.045 + 5 × 0.005 ≈ 0.0765 + 0.025 = 0.10 W看起来不大，但当时选的封装是 SOT-23-5，θJA 典型值 250℃/W：
ΔT = 0.10 × 250 = 25℃室温 25℃ 时结温 50℃，还行；但机箱内部实测环境温度已经有 55℃，结温直接到 80℃。而且这颗 LDO 的输出精度是在 25℃ 标定的，温度一上去，温漂就把 ADC 的参考电压带偏了——这就是开篇”温度一高采样就跳”的第一个原因。
后来换成 3.3V 数字轨直接供给模拟 LDO 输入（压差只剩 1.2V 甚至更低），同时改成 SOT-89 封装（θJA 约 100℃/W）：
P_loss = (3.4 - 3.3) × 0.045 + 3.4 × 0.008 ≈ 0.0045 + 0.027 = 0.032 W
ΔT = 0.032 × 100 = 3.2℃结温从 80℃ 降到 58℃，纹波和温漂同时改善。这一步改动成本为零，只是把电源树重新排了一下。
三、DCDC：布局比参数更决定成败
DCDC 的失效案例里，至少一半不是器件选错，而是 PCB 画错了。开关电源的电流是脉动的，高频环路面积直接决定 EMI 和输出电压纹波。
必须遵守的三条布局铁律：
- 输入电容紧贴芯片 VIN 和 GND 引脚，走线尽量短粗。输入电容到芯片这一段是脉动电流最集中的路径，环路面积每增大一点，辐射和纹波都会上升。电容的地要和芯片的地就近打过孔到同一块地平面。
- SW 节点铜皮面积尽量小。SW 是电压高速跳变的节点，是大天线，铜皮越大辐射越强。够承载电流就行，不要为了”好看”铺一大片。
- 反馈取样点必须在输出电容的”外侧”。这是我这次踩的最大的坑。
第三条展开说。我原来的接法是：输出电压 → 输出电容 → 电感/负载，反馈电阻直接从芯片旁边走到输出电容的内侧取样。理论上电位一样，但实际上：
- 输出电容到负载之间有一段走线，负载电流变化时这段走线上有压降；
- 更关键的是，取样点放在电容内侧，等于把输出电容排除在反馈环路之外，环路补偿特性完全变了。
结果就是：直流输出看着很准（3.31V），但轻载时输出电压偏低、重载时偏高，动态响应变差，而且纹波比手册标称值大了三倍。把取样点挪到输出电容外侧、紧贴负载连接器之后，纹波立刻从 68mV 降到 22mV。
反馈电阻的走线也要注意：FB 是高阻节点，走线要尽量短，绝对不能和 SW 节点平行走，更不能从电感下方穿过。有条件的话用”开尔文接法”，把反馈走线单独引到取样点，不要和功率走线共用。
四、轻载效率与 PFM/PWM：省电是要付代价的
大多数 DCDC 芯片都有两种工作模式：
- PWM（强制连续模式）：开关频率固定，轻载时也一直开关，效率低但纹波特性稳定；
- PFM / Burst 模式：轻载时降低开关频率甚至间歇工作，效率极高，但纹波会显著变大，而且频率不固定，可能落在音频段或与系统其他信号产生拍频。
实测数据显示，我用的这颗 DCDC 在强制 PWM 模式下：
| 负载电流 | 效率（PWM） | 效率（PFM） | 纹波（PWM） | 纹波（PFM） |
|---|---|---|---|---|
| 1A | 91% | — | 18mV | — |
| 100mA | 84% | 88% | 20mV | 45mV |
| 10mA | 52% | 87% | 22mV | 110mV |
| 1mA | 28% | 79% | 23mV | 180mV |
结论很明确：
- 设备长期工作在 1~10mA 的待机状态，PFM 带来的效率提升是巨大的（28% → 79%），必须开启；
- 但给 ADC、射频、音频供电的那一路必须强制 PWM，否则 180mV 的纹波会让模拟前端彻底没法用。
所以正确的做法是按电源轨分别配置工作模式，而不是全局一刀切。如果芯片支持模式引脚动态切换，还要注意切换瞬间输出会有一个明显的扰动，尽量在系统空闲时切换。
五、怎么测才可信：测量方法本身也会骗人
电源纹波的实测是个技术活，方法不对，测出来的数字能差 10 倍。
示波器设置：
- 带宽限制打开：一般切到 20MHz。全带宽下你测到的很多是开关噪声耦合和探头天线的拾取，不是真实纹波。
- AC 耦合 + 合适垂直档位：先 AC 耦合看纹波细节，再用 DC 耦合确认直流电平。
- 绝对不要用探头的长地线夹。那根 10cm 的地线是个环形天线，和 SW 节点的磁场一耦合，测出来的”纹波”里有一大半是假信号。必须用接地弹簧，直接顶在输出电容的 GND 焊盘上。
- 探头尖端直接点在输出电容两端的焊盘上，而不是引线末端。引线的寄生电感在几十 MHz 上就是几百毫欧的阻抗。
判断”是不是真纹波”的土办法：
- 把探头地弹簧顶在电容地，尖端点输出——记为 A；
- 保持地弹簧不动，尖端也点在 GND 焊盘上（即短路）——记为 B；
- 如果 B 的波形幅度和 A 差不多，那 A 测到的多半是共模/辐射耦合，不是真实纹波。
另外，测效率要用电流探头或高精度分流电阻，别拿万用表的电流档串进去——万用表的分流电阻会引入几十毫伏到几百毫伏的压降，在 1.2V 输出上这个误差是灾难性的。
六、电源检查清单
这是我这次整改之后给自己定的 checklist，新板子电源部分评审逐条过：
- ☐ 负载电流预算表是否含峰值？峰值余量是否 ≥ 1.5 倍？
- ☐ 每颗 LDO 的压差是否在最坏温度、满载条件下仍满足？
- ☐ 每颗 LDO 的结温是否算过？θJA 是否按实际封装和铜皮面积取？
- ☐ 模拟轨是否与数字轨分开？模拟轨纹波目标是多少 mV？
- ☐ DCDC 开关频率处的 LDO PSRR 是否满足抑制要求？
- ☐ 输入电容是否紧贴 VIN/GND 引脚？环路面积是否最小？
- ☐ SW 节点铜皮是否足够小？
- ☐ 反馈取样点是否在输出电容外侧、紧贴负载？
- ☐ FB 走线是否远离 SW 和电感？是否有平行走线？
- ☐ 各电源轨上电时序是否满足器件要求？是否需要 EN 控制？
- ☐ 轻载模式配置是否按轨分别设置（模拟轨强制 PWM）？
- ☐ 电感饱和电流是否 ≥ 峰值电流的 1.3 倍？DCR 是否在预算内？
- ☐ 是否有测试点方便探头顶接地弹簧测纹波？
七、小结
这次整改前后花了三天，改动其实很小：调整了一处反馈取样点、重排了一次电源树、换了一个 LDO 封装、按轨配置了工作模式。但带来的结果是从 45℃ 以上”随机翻车”，变成全温区 12 位采样稳定到 ±2 LSB。
电源设计里真正难的不是算公式，而是把所有”大概没问题”的环节变成算过、测过的数字。压差、结温、PSRR、环路面积、纹波目标——这些都不是玄学，是有明确计算方法和测量手段的工程问题。只要在选型和 Layout 阶段认真过一遍，绝大多数电源问题根本不会出现在调试台上。
如果这篇对你有帮助，后面我会继续写”电源完整性实测”和”多路电源时序控制”的实战记录，欢迎在评论区聊聊你踩过的电源坑。